Confluence es un lenguage para diseño de sistemas reactivos sincrónicos. Un programa en Confluence puede generar logica digital para plataformas FPGA, ASIC o codigo en C para software robusto en tiempo real.

Confluence combina las metodologias basadas en componentes de Verilog y VHDL con las expresiones de los lenguages de programación funcional de alto nivel. Los sistemas diseñados en Confluence reducen el codigo de 2X a 10X en comparación con Verilog, VHDL, y C, haciendo facil manejar y reutilizar el codigo. Como Confluence hace una compilación con corrección en la construcción (correct-by-construction), los bugs se reducen – algunos son prevenidos completamente – reduciendo asi el esfuerzo total empleado en la verificación.

• Noticias
• Caracteristicas
• Documentación
• Desarrollo
• Preguntas Frecuentes (FAQ)
• Comparaciones de HDL
• Cosas por hacer
• Lista de correo
• Links

• NEWS: Información de Versión
• INSTALL: Instrucciones de Instalación

• FNF: Formato abierto de netlist RTL.
• VhdlArch: Herramienta libre para analisis estatico de VHDL.

Nuevo en el Wiki? Aprende la sintaxis, luego ensaya en la zona de pruebas.